

CPLD (Complex Programmable Logic Device, 复杂可编程逻辑器件)
 IC (Integrated Circuit, 集成电路)
 MCU (microprocessor control unit) 微程序控制器
 MPU (microprocessor unit) 微处理器
 HDL (Hardware Description Language, 硬件描述语言)
 RTL (Register Transfer Level, 寄存器传输级电路)
 IP (Intellectual Property, 知识产权)
 RAM (random access memory) 随机存取存储器
 ROM (read only memory) 只读存储器
 EPROM (Electrically Programmable Read-Only-Memory) 可擦可编程只读存储器
 API (Application Program Interface), 应用程序界面
 HAL (Hardware Abstraction Layer, 硬件抽象层)
 UDP/User-Defined Primitives 用户定义原语

EDA 定义
 EDA 技术就是以计算机为工作平台, 以 EDA 软件工具为开发环境, 以 PLD 器件或者 ASIC 专用集成电路为目标器件设计实现电路系统的一种技术。
 现代 EDA 技术和 EDA 工具的共同特点: HDL 语言, 标注化、开放性、库、综合
 逻辑器件: 固定逻辑器件 (大量的“非重复性工程成本” NRE) 和 PLD (廉价、快速)
 PLD 能实现任意数字逻辑

任何组合逻辑函数均可化为“与或”表达式, 用“与—或”门一级电路实现, 任何时序电路及都可以由组合电路加上寄存器 (触发器) 构成。因此, 从原理上说, 与或阵列如上触发器的结构就可以实现任意的数字逻辑。
 EDA 设计流程:

设计输入: 设计以开发软件的要求表达出来, 如文本输入、图形输入

综合: 将高层次的设计描述自动转换为低级的设计描述 (综合后生成“翻译”+“库”) 分为: 行为综合、逻辑综合、版图综合

逻辑综合: 将综合生成的电路逻辑网表映射到具体的目标器件中实现, 并产生最终可下载文件的过程。

时序分析: 按时间顺序来检测电路进行数据分析和验证。对设计电路的时序分析, 分为: 行为仿真 (前)、动作仿真 (后) 和静态时序分析 (后)

器件综合: 将设计好的网表文件输入到 PLD 器件的过程。EDA 工具的两个主要功能: 综合和仿真

综合和仿真的区别:
 (1) 编译软件将程序翻译或某种特定的 CPU 机器代码, 这种代码不代表硬件结构, 更不能改 CPU 的硬件结构, 只能模拟为与特定硬件电路结构相类似, 只是机械式的对应的翻译。
 (2) 综合器不同, 综合器转化 (翻译) 的目的是底层电路结构四表文件, 它不依赖于任何特定硬件环境, 能轻易的移植到任何通用硬件环境中, 具有明显的机动性和创造性, 不是机械式的“对应的翻译”, 而是根据设计库、工艺库以及物理设置的各种约束条件, 选择最优的方式完成电路结构的实现。

IP 核
 定义: 完成某种功能的设计模块。
 分类: 硬核、软核和软核。

软核: 在寄存器级或门级对电路功能用 HDL 进行描述, 硬核: 以物理形式实现的电路模块。

软核: 完成了综合的功能块。

Nios II 软核处理器 (硬件抽象层 HAL 是软硬件的桥梁)

最大特点: 可配置性能
 开发任务: 定制 Nios II 处理器系统和软件开发
 集成开发环境: Nios II IDE



图 3.16 Nios II IDE 的组成结构图



图 3.17 Nios II IDE 工程的结构图

SOC 定义: 系统芯片 (SoC), 或者称为芯片系统, 片上系统, 是指把一定功能的系统集成在一个芯片上。
 构成: 由微处理器 (MPU Core), 数字信号处理器 (DSP Core), 存储器 (RAM/ROM), A/D、D/A 以及 USB 接口等构成一个单片系统 (SoC)。
 SoPC: 是可编程逻辑器件技术和 SOC 技术发展而融合的产品, 在一个可编程芯片上实现一个电子系统的技术。

- 优点 (PLD=SoC):
- (1) 至少包含一个嵌入式处理器内核
 - (2) 具有小容量片内高速 RAM 资源
 - (3) 丰富的 IP Core 资源可供选择
 - (4) 足够的片上可编程逻辑资源
 - (5) 处理器接口和 FPGA 编程接口
 - (6) 低功耗、低功耗、低功耗
 - (7) 低功耗、低功耗、低功耗




图 3.18 SoPC 系统设计流程

设计思路
 Bottom-up 设计, 即自底向上的设计。
 Top-down 设计, 即自顶向下的设计, 将设计分为系统级、功能级、门级、开关级等不同的层次, 按照自上而下的顺序, 对每个层次进行设计和验证。

集成电路发展及芯片集成度提升, 数字器件经历了从 SSI、MSI、LSI、VLSI, 到 SOC。

数字集成化系统性能四个特性: 速度 (时序和延时)、吞吐率、面积、功耗

硬件描述语言 HDL: 具有特殊结构能够对硬件逻辑电路进行描述, 而高级语言如 C 语言, 可以设计软件电路 (芯片) 代替硬件电路。

Verilog HDL
 主要功能: 描述电路的连续、信号硬件电路
 抽象级别: 系统级、门级、寄存器传输级 (RTL 级)、逻辑级、门级和开关级

基本结构: 模块声明, 端口声明, 信号类型定义, 逻辑功能描述, 时序描述
 行为描述方式: 行为描述, 数据流描述, 结构化描述 (混合描述)

行为描述语句: 条件语句, 赋值语句和循环语句
 Verilog HDL 不仅提供描述设计的能力, 而且提供对激励、控制、存储器和验证的建模能力

Verilog HDL 既适合于可综合的电路设计, 也可胜任电路与系统的仿真

Reg 与 wire 的区别: (1) reg 是变量类型之一, wire 是线网类型之一 (2) reg 变量只能在 always 或 initial 语句中赋值, 而 wire 变量只能在连续赋值语句 assign 中赋值, 或者通过模块实例的输出 (和输入/输出) 端口赋值。

Verilog HDL 中有两类数据类型: 标量数据类型和寄存器数据类型

标量数据类型: 标量数据类型表示标量的数据类型, 寄存器数据类型: 寄存器数据类型表示寄存器的数据类型

赋值语句: b=a; 阻塞赋值, 赋值语句执行完后, 块才结束

移位寄存器: module pipel1(q3,q2,q1,q0);

output [7:0] q3; input [7:0] d;

input clk; reg [7:0] q3,q2,q1;

always @(posedge clk) begin q3<=q2;

q2<=q1; q1<=q0;

end endmodule

流水线技术: 流水线技术, 所谓流水线设计实际上就是把规模较大、层次较多的组合逻辑电路分为几个级, 在每一级插入寄存器将其中间数据。

流水线技术的好处: 工作速度快, 在逻辑电路中加入若干寄存器来寄存中间结果, 虽然多用了些寄存器资源, 但减少了每一级电路的延时, 提高了整个电路的运行速率。

流水线技术的缺点: 增加了寄存器的运行速率, 电路设计中的一个主要问题是维持系统时钟的速度处于或高于某一频率。

流水线设计技术使用情景: 在某些复杂逻辑功能的实现中, 如果系统难以运行在高频率上, 这时可采用流水线设计技术。

流水线设计技术的好处: 在长延时的逻辑功能块中插入触发器, 使得复杂的逻辑操作分步完成, 减小每个部分的延时, 从而是系统的运行速率得以提高。

流水线技术的缺点: 增加了寄存器的运行速率, 电路设计中的一个主要问题是维持系统时钟的速度处于或高于某一频率。

有限状态机定义: 由寄存器逻辑和组合逻辑构成的硬件时序电路, 一般包括组合逻辑和寄存器逻辑两个部分。

寄存器逻辑的功能是存储有限状态机的内部状态 (寄存器的 0 和 1 构成有限状态)。

组合逻辑的功能是根据当前状态和输入信号, 产生下一个状态。

有限状态机的输出: 有限状态机的输出, 是根据当前状态和输入信号, 产生下一个状态。

有限状态机的应用: 有限状态机的应用, 是根据当前状态和输入信号, 产生下一个状态。

有限状态机的设计: 有限状态机的设计, 是根据当前状态和输入信号, 产生下一个状态。

有限状态机的实现: 有限状态机的实现, 是根据当前状态和输入信号, 产生下一个状态。

有限状态机的验证: 有限状态机的验证, 是根据当前状态和输入信号, 产生下一个状态。

有限状态机的测试: 有限状态机的测试, 是根据当前状态和输入信号, 产生下一个状态。

有限状态机的应用: 有限状态机的应用, 是根据当前状态和输入信号, 产生下一个状态。

有限状态机的设计: 有限状态机的设计, 是根据当前状态和输入信号, 产生下一个状态。

有限状态机的实现: 有限状态机的实现, 是根据当前状态和输入信号, 产生下一个状态。

有限状态机的验证: 有限状态机的验证, 是根据当前状态和输入信号, 产生下一个状态。

有限状态机的测试: 有限状态机的测试, 是根据当前状态和输入信号, 产生下一个状态。

有限状态机的应用: 有限状态机的应用, 是根据当前状态和输入信号, 产生下一个状态。

有限状态机的设计: 有限状态机的设计, 是根据当前状态和输入信号, 产生下一个状态。

有限状态机的实现: 有限状态机的实现, 是根据当前状态和输入信号, 产生下一个状态。

有限状态机的验证: 有限状态机的验证, 是根据当前状态和输入信号, 产生下一个状态。

有限状态机的测试: 有限状态机的测试, 是根据当前状态和输入信号, 产生下一个状态。

有限状态机的应用: 有限状态机的应用, 是根据当前状态和输入信号, 产生下一个状态。

有限状态机的设计: 有限状态机的设计, 是根据当前状态和输入信号, 产生下一个状态。

有限状态机的实现: 有限状态机的实现, 是根据当前状态和输入信号, 产生下一个状态。

有限状态机的验证: 有限状态机的验证, 是根据当前状态和输入信号, 产生下一个状态。

有限状态机的测试: 有限状态机的测试, 是根据当前状态和输入信号, 产生下一个状态。

有限状态机的应用: 有限状态机的应用, 是根据当前状态和输入信号, 产生下一个状态。

有限状态机的设计: 有限状态机的设计, 是根据当前状态和输入信号, 产生下一个状态。

有限状态机的实现: 有限状态机的实现, 是根据当前状态和输入信号, 产生下一个状态。

有限状态机的验证: 有限状态机的验证, 是根据当前状态和输入信号, 产生下一个状态。

有限状态机的测试: 有限状态机的测试, 是根据当前状态和输入信号, 产生下一个状态。

有限状态机的应用: 有限状态机的应用, 是根据当前状态和输入信号, 产生下一个状态。

有限状态机的设计: 有限状态机的设计, 是根据当前状态和输入信号, 产生下一个状态。

有限状态机的实现: 有限状态机的实现, 是根据当前状态和输入信号, 产生下一个状态。

有限状态机的验证: 有限状态机的验证, 是根据当前状态和输入信号, 产生下一个状态。

有限状态机的测试: 有限状态机的测试, 是根据当前状态和输入信号, 产生下一个状态。

有限状态机的应用: 有限状态机的应用, 是根据当前状态和输入信号, 产生下一个状态。

有限状态机的设计: 有限状态机的设计, 是根据当前状态和输入信号, 产生下一个状态。

有限状态机的实现: 有限状态机的实现, 是根据当前状态和输入信号, 产生下一个状态。

有限状态机的验证: 有限状态机的验证, 是根据当前状态和输入信号, 产生下一个状态。

有限状态机的测试: 有限状态机的测试, 是根据当前状态和输入信号, 产生下一个状态。

有限状态机的应用: 有限状态机的应用, 是根据当前状态和输入信号, 产生下一个状态。

53:begin if(x) begin state<=51; z<=1'b1;end else begin state<=52; z<=1'b1;end end

module fsm3_seq101(clk,clk_r,z);

input clk,clk_r;

output reg z,next_state;

parameter S0=2'b00,S1=2'b01,S2=2'b11,S3=2'b10;

always @(posedge clk or posedge clk_r) begin if(clk_r) state<=S0;

else state<=next_state;

end

always @(state or z) begin case (state)

S0:begin if(x) next_state<=S1;

else next_state<=S0; end

S1:begin if(x) next_state<=S1;

else next_state<=S2; end

S2:begin if(x) next_state<=S3;

else next_state<=S0; end

S3:begin if(x) next_state<=S1;

else next_state<=S2; end

default: next_state<=S0;

endcase end

always @(state) begin case(state)

S0: z<=1'b1;

default: z<=1'b0;

endcase end endmodule

(1) 2 级

module adder_pipe2[cout,sum,ina,ina_jnb,clk];

input [7:0] ina,jnb; input cin,clk;

output reg [7:0] sum;

output reg cout;

reg [3:0] tempa,tempb,first;

reg first;

always @(posedge clk) begin

{first,first}=ina[3:0]+jnb[3:0]+cin;

tempa=ina[7:4]; tempb=jnb[7:4];

always @(posedge clk) begin

{cout,sum[7:4]}=tempa+tempb+first;

sum[3:0]=first;

end

endmodule

(2) 4 级

module adder_pipe4[cout,sum,ina,ina_jnb,clk];

output [7:0] sum;

output cout;

input [7:0] ina,jnb;

input cin,clk;

reg tempc,first,second,third,cout;

reg [1:0] first,third,third;

reg [3:0] second,second,second;

reg [5:0] first,first,third;

reg [7:0] tempa,tempb,sum;

always @(posedge clk) begin

tempa=ina; tempb=jnb; tempc=cin;

end

always @(posedge clk) begin

{second,second}={first[1:0]+first[1:0]+first,first};

second=first[3:2]; second=first[3:2];

end

always @(posedge clk) begin

{third,third}={second[1:0]+second[1:0]+second,second};

third=second[3:2]; third=second[3:2];

end

always @(posedge clk) begin