

CPLD (Complex Programmable Logic Device, 复杂可编程逻辑器件)  
 IC (Integrated Circuit, 集成电路)  
 MCU (microprogrammed control unit), 微控制器  
 HDL (Hardware Description Language, 硬件描述语言)  
 RTL (Register Transfer Level, 寄存器转移级语言)  
 IP (Intellectual Property, 知识产权)  
 RAM (random access memory), 随机存储器  
 ROM (read only memory), 只读存储器  
 EEPROM (Electrically Programmable Read-Only-Memory), 可擦写可编程只读存储器  
 API (Application Program Interface), 应用程序界面  
 HAL (Hardware Abstraction Layer), 硬件抽象层  
 UDPs (User-Defined Primitives) 用户定义原语  
 EDA 定义

EDA 技术就是以计算机为工作平台, 以 EDA 工具为开发环境, 以 PLD 作为设计工具的集成电路设计技术。现代 EDA 工具具有以下工具的特点:HDL 语言, 标准化、开放性、易学易会、固定逻辑部件(大量的“非重发性工程成本”NRE 和 PLD 编程、烧录、快速)。PLD 能实现任意数字逻辑;任何组合逻辑函数均可化为“与或”表达式, 用“与”门或“或”门实现逻辑, 任何时序逻辑电路都可以由组合逻辑加上时序元件(触发器)构成。因此, 从原理上说, 与或门加时序元件的结构就可以实现任意的数字逻辑。

EDA 设计流程:

**设计输入**: 设计项目软件的要求表达出来, 如文本输入, 说明用例输入。

**设计描述**: 将综合生成的设计逻辑转换为具体的逻辑设计, 行为综合, 行为仿真。

**综合, 版图优化**: 将综合生成的逻辑逻辑网表转换到具体的逻辑设计, 并产生最终可下载文件。

**后仿真**: 按时序约束进行验证, 并分析设计结果。

**设计输出**: 将综合后的逻辑文件装入到 PLD 器件的过程。

EDA 工具的主要功能是综合和仿真。

① 综合将待设计的逻辑翻译成某种特定的 CPU 机器代码, 这种代码不代表硬件结构, 不能直接 CPU 的硬件编译, 只能被驱动为某特定的硬件电路结构利用。只是机械式的对应的翻译。

② 综合器则不同, 综合器简化(翻译)的目标是底层电路结构网表文件, 它不依赖于任何特定硬件环境, 能轻易的移植到任何通用硬件环境。具有明显的灵活性, 灵活性不是机械式的——对应的翻译, 而是按照设计库、工艺库以及物理设置的各类约束条件, 选择最优的方式完成电路结构的形成。

IP 核

定义: 完成某种功能的设计模块。

分类: 硬核、软核和软核。

软核: 在寄存器或门级对电路功能用 HDL 进行描述。

硬核: 以版图形式实现的设计模块。

IP 核: 极端处理器(硬件抽象层 HAL 是软硬件的桥梁)

最大特点: 可配置性、可复用性、可定制性。

开发平台: 定制 Nios II 处理器系统和软件开发。

集成开发环境: Nios II IDE



图 3.14 Nios II IDE 的项目结构图

图 3.15 Nios II IDE 工程的结构

SOC 定义: 系统芯片 (SoC), 通常称为芯片系统、片上系统, 是将一个完整的系统集成在一个芯片上。

构成: 由微处理器 (MPU Core), 数字信号处理器 (DSP Core), 存储器 (RAM/ROM), AD、DA 以及 USB 接口等构成一个单片系统 (SoC)。

SoPC 是可编程逻辑器件技术和 SOC 技术发展与融合的产物, 在一个可编程芯片上实现一个电子系统的技术。

优点 (PLD+SOC):

- (1) 至少包含一个嵌入式处理器内核
- (2) 具有小容量片内高速 ROM 资源
- (3) 平坦的 IP 核资源可供选择
- (4) 足够的片上可编程逻辑资源
- (5) 处理器测试接口和 FPGA 编程接口
- (6) 包含部分可编程板级电路
- (7) 单芯片、低功耗、小型封装




图 3.16 SoPC 系统设计框图

设计思路

Bottom-up 设计, 即自底向上的设计。

Top-down 设计, 即自顶向下的设计。将设计分为 系统级、功能级、门级、开关级 等不同的层次, 按照自上而下的顺序, 对各个层次进行设计和仿真。

集成电路发展与芯片集成度同步, 数字器件经历了从 SSI, MSI, LSI, VLSI 到 SOC。

数字集成化系统性能的两个特性, 速度 (时序和延时)、吞吐量、面积、功耗。

硬件描述语言 HDL 具有特殊结构能够对硬件逻辑电路的功能进行描述的一种高级编程语言, 可以设计硬件电路 (芯片) 或仿真硬件电路行为。

Verilog HDL

主要功能: 描述电路的连接、仿真硬件电路。

抽象级别: 系统级、算法级、寄存器传输级 (RTL 级)、逻辑级、门级和开关级。

基本结构, 规划声明, 端口声明, 信号类型定义, 逻辑功能描述, 时序描述。

行为描述方式 行为描述, 数据流描述, 结构化描述。(混合描述)

行为描述语句 条件语句、赋值语句和循环语句

Vivado HDL 不仅能提供设计的能力, 而且提供对控制、控制、有界应答和验证的建模能力。

Vivado HDL 既适合于可综合的电路设计, 也可胜任电路与系统的仿真。

Reg 与 wire 的区别: (1) reg 是变量类型之一, wire 是线网类型之二。(2) reg 变量只能在 always 语句中赋值, 而 wire 变量只能在 always 语句中赋值, 或者通过模块实例的输出 (和输入端口) 端口赋值。(3) 进行初始化时, reg 变量的值为 x, wire 线网的值为 z, 线网可以赋予强度值, 而 reg 变量不能赋予强度值。

Vivado HDL 中有两类数据类型: **线网类型表示并行的连接, 寄存器类型表示时序的连接**

寄存器值: 时序连接的值, 块结束时完成赋值

线网值: 并行赋值, 线网值执行完后, 块才结束

移位寄存器

module fsm1\_seq101(clk,clr,x,z);

  input clk,clr;x;

  output reg z,next\_state;

  parameter SD=7'b00\_51=2'b01\_52=2'b11\_53=2'b10;

  always @ (posedge clk or posedge clr)

    begin

      if(clr) state=SD;

      else state=next\_state;

    end

  always @ (state or x)

  begin

    case(state)

      SD:begin if(x) next\_state=SD; z=1'b0;end

      else next\_state=SD; end

      51:begin if(x) next\_state=51; z=1'b0;end

      else next\_state=51; end

      52:begin if(x) next\_state=52; z=1'b0;end

      else next\_state=52; end

      53:begin if(x) next\_state=53; z=1'b0;end

      else next\_state=53; end

      50:begin if(x) next\_state=50; z=1'b0;end

      else next\_state=50; end

    endcase

    always @ (state)

      begin

       z=1'b1;

      end

    endmodule

53:begin if(x) begin state=53; z=1'b1;end

else begin state=52; z=1'b0;end

default:begin state=50; z=1'b0;end

endcase end endmodule

module fsm2\_seq101(clk,clr,x,z);

  input clk,clr;x;

  output reg z,next\_state;

  parameter SD=7'b00\_51=2'b01\_52=2'b11\_53=2'b10;

  always @ (posedge clk or posedge clr)

    begin

      if(clr) state=SD;

      else state=next\_state;

    end

  always @ (state or x)

  begin

    case(state)

      SD:begin if(x) next\_state=SD; z=1'b0;end

      else next\_state=SD; end

      51:begin if(x) next\_state=51; z=1'b0;end

      else next\_state=51; end

      52:begin if(x) next\_state=52; z=1'b0;end

      else next\_state=52; end

      53:begin if(x) next\_state=53; z=1'b0;end

      else next\_state=53; end

      50:begin if(x) next\_state=50; z=1'b0;end

      else next\_state=50; end

    endcase

    always @ (state)

      begin

       z=1'b1;

      end

    endmodule

(1) 2 级

module adder\_pipe2[cout,sum,in1,in2,clr,clk];

  input [7:0] in1,in2; input cin,clk;

  output reg [7:0] sum;

  reg [7:0] tempa,tempb,tempc;

  reg [4:0] firstc,firsts;

  begin

    (firstc,tempa)=in1[3:0]+in2[3:0]+cin;

    tempa=in1[7:4]; tempb=in2[7:4];

    always @ (posedge clk)

      begin

       (firsts,tempa)=tempa[7:4]+tempb[7:4];

       tempa=tempa[1:0]; tempb=tempb[1:0];

       firsts=tempa[7:2]; firstc=tempb[7:2];

       end

      always @ (posedge clk)

       begin

       (firstc,tempa)=tempa[1:0]+tempb[1:0]+tempc;

       tempa=tempa[7:2]; tempb=tempb[7:2];

       secondc,tempb=tempb[1:0]+tempc[1:0];

       tempb=tempb[7:2]; tempc=tempc[7:2];

       end

      always @ (posedge clk)

       begin

       (secondc,tempa)=tempa[1:0]+tempb[1:0]+tempc[1:0];

       tempa=tempa[7:2]; tempb=tempb[7:2];

       secondc=tempc[1:0]; secondb=tempb[1:0];

       tempc=tempc[7:2]; tempb=tempb[7:2];

       end

      endmodule

(2) 4 级

module adder\_pipe4[cout,sum,in1,in2,clr,clk];

  input [7:0] sum;

  output cout;

  input [7:0] in1,in2;

  input cin,clk;

  reg tempa,tempb,tempc,tempd;

  reg [3:0] firsts,seconda,thirda,thirdb;

  reg [5:0] firstc,secondb,thirdc,thirdd;

  reg [11:0] tempa,tempb,tempc,tempd;

  begin

    (firsts,tempa)=in1[3:0]+in2[3:0]+cin;

    tempa=in1[7:4]; tempb=in2[7:4];

    always @ (posedge clk)

      begin

       (firstc,tempa)=tempa[1:0]+tempb[1:0]+tempc;

       tempa=tempa[7:2]; tempb=tempb[7:2];

       secondc,tempb=tempb[1:0]+tempc[1:0];

       tempb=tempb[7:2]; tempc=tempc[7:2];

       end

      always @ (posedge clk)

       begin

       (seconds,tempa)=tempa[1:0]+tempb[1:0]+tempc[1:0];

       tempa=tempa[7:2]; tempb=tempb[7:2];

       secondb,tempb=tempb[1:0]+tempc[1:0];

       tempb=tempb[7:2]; tempc=tempc[7:2];

       end

      endmodule

module fsm1\_seq101(clk,clr,x,z);

  input clk,clr;x;

  output reg z;

  parameter SD=7'b00\_51=2'b01\_52=2'b11\_53=2'b10;

  always @ (posedge clk or posedge clr)

    begin

      if(clr) state=SD;

      else state=next\_state;

    endcase

    SDbegin if(x) begin state=51; z=1'b0;end

    else begin state=52; z=1'b0;end

    51begin if(x) begin state=53; z=1'b0;end

    else begin state=52; z=1'b0;end

    52begin if(x) begin state=53; z=1'b0;end

    else begin state=52; z=1'b0;end

    53begin if(x) begin state=50; z=1'b0;end

    else begin state=50; z=1'b0;end

    endcase

    SDbegin if(x) begin state=51; z=1'b0;end

    else begin state=52; z=1'b0;end

    51begin if(x) begin state=53; z=1'b0;end

    else begin state=52; z=1'b0;end

    52begin if(x) begin state=53; z=1'b0;end

    else begin state=52; z=1'b0;end

    53begin if(x) begin state=50; z=1'b0;end

    else begin state=50; z=1'b0;end

    endcase

    SDbegin if(x) begin state=51; z=1'b0;end

    else begin state=52; z=1'b0;end

    51begin if(x) begin state=53; z=1'b0;end

    else begin state=52; z=1'b0;end

    52begin if(x) begin state=53; z=1'b0;end

    else begin state=52; z=1'b0;end

    53begin if(x) begin state=50; z=1'b0;end

    else begin state=50; z=1'b0;end

    endcase

    SDbegin if(x) begin state=51; z=1'b0;end

    else begin state=52; z=1'b0;end

    51begin if(x) begin state=53; z=1'b0;end

    else begin state=52; z=1'b0;end

    52begin if(x) begin state=53; z=1'b0;end

    else begin state=52; z=1'b0;end

    53begin if(x) begin state=50; z=1'b0;end

    else begin state=50; z=1'b0;end

    end