



(12) 发明专利申请

(10) 申请公布号 CN 114584108 A

(43) 申请公布日 2022. 06. 03

(21) 申请号 202011381094.3

(22) 申请日 2020.11.30

(71) 申请人 深圳市中兴微电子技术有限公司

地址 518055 广东省深圳市南山区西丽街
道留仙大道中兴工业园

(72) 发明人 温龙 龚晓亮 杜金周

(74) 专利代理机构 北京康信知识产权代理有限
责任公司 11240

专利代理师 刘旺贵

(51) Int.Cl.

H03H 17/02 (2006.01)


权利要求书1页 说明书5页 附图7页

(54) 发明名称

滤波器单元以及滤波器阵列

(57) 摘要

本发明实施例提供了一种滤波器单元以及滤波器阵列,该滤波器单元包括:控制模块,用于对滤波器单元配置信息进行解析,并控制所述滤波器单元内部功能的选择及数据的流向;滤波模块,与所述控制模块连接,用于在控制模块的控制下,执行所述滤波器单元内部数据的运算及采样率变换功能;输出选择模块,与控制模块和滤波模块相连,用于在控制模块的控制下,完成所述滤波模块的输出数据的选择功能。通过本发明所提供的滤波器单元,大大地提高了现有滤波器组的配置灵活性和可扩展性,从而可实现滤波器阶数的灵活配置,不再受限于算法设计,并且可以支持数据多路扩展。



1. 一种滤波器单元,其特征在于,包括:

控制模块,用于对滤波器单元配置信息进行解析,并控制所述滤波器单元内部功能的选择及数据的流向;

滤波模块,与所述控制模块连接,用于在控制模块的控制下,执行所述滤波器单元内部数据的运算及采样率变换功能;

输出选择模块,与控制模块和滤波模块相连,用于在控制模块的控制下,完成所述滤波模块的输出数据的选择功能。

2. 根据权利要求1所述的滤波器单元,其特征在于,所述输出选择模块为多个,每个输出选择模块完成不同方向上的输出数据的选择功能。

3. 根据权利要求1所述的滤波器单元,其特征在于,所述滤波模块包括:

输入选择模块,用于完成所述滤波模块的输入数据的选择功能;

插值模块,与所述输入选择模块相连,用于完成输入数据采样率的插值功能;

缓存模块,与所述插值模块相连,用于完成数据的缓存功能;

运算模块,与所述插值模块和所述缓存模块相连,用于完成数据滤波运算;

截位模块,与所述运算模块相连,用于将所述运算模块输出的运算结果进行截位处理;

抽取模块,与所述截位模块相连,用于完成截位后数据的抽取功能。

4. 根据权利要求3所述的滤波器单元,其特征在于,所述输入选择模块为多个,每个输入选择模块完成不同方向上的输入数据的选择功能。

5. 根据权利要求3所述的滤波器单元,其特征在于,所述控制模块还用于对所述输入选择模块的选择功能进行配置。

6. 根据权利要求3所述的滤波器单元,其特征在于,所述控制模块还用于对所述插值模块和所述抽取模块的插值和抽取的倍数以及有效性进行配置,其中,所述插值模块和所述抽取模块在同一时刻的有效性为互斥。

7. 根据权利要求3所述的滤波器单元,其特征在于,所述控制模块还用于对所述截位模块进行截位处理的位宽进行配置。

8. 一种滤波器阵列,其特征在于,包括多个权利要求1至7中任一项所述的滤波器单元,其中,所述多个滤波器单元通过级联连接。

9. 根据权利要求8所述的滤波器,其特征在于,所述多个滤波器单元组成MXN的互联矩阵,其中,M和N为正整数。

10. 根据权利要求8所述的滤波器,其特征在于,所述多个滤波器单元中的至少一个滤波器单元的阶数与其它滤波器单元不相同。

滤波器单元以及滤波器阵列

技术领域

[0001] 本发明实施例涉及信号处理领域,具体而言,涉及一种滤波器单元以及滤波器阵列。

背景技术

[0002] 对于数字滤波器组,现有技术常规做法是通过算法仿真确认各个数字滤波器的阶数及插值抽取倍数。图1为现有系统中的滤波器组结构示意图,如图1所示,模块301和模块311为系统中的延时处理单元,模块306和模块316为系统中的移频处理单元,模块307为系统中的合路处理单元。其中,模块302,模块303,模块304,模块305,模块312,模块313,模块314,模块315为不同阶数不同类型的滤波器处理单元。

[0003] 但是,现有的滤波器组存在如下的缺陷:在算法设计完成后只能实现固定阶数下的滤波器系数配置,且滤波器组各模块之间的运算独立,不能共享计算。在算法性能有更新后需要重新开发,使得开发周期加长,设计成本增加。

发明内容

[0004] 本发明实施例提供了一种滤波器单元以及滤波器阵列,以解决相关技术中滤波器组的设计所导致的配置不灵活,无法扩展的问题。

[0005] 根据本发明的一个实施例,提供了一种滤波器单元,该滤波器单元包括:控制模块,用于对滤波器单元配置信息进行解析,并控制所述滤波器单元内部功能的选择及数据的流向;滤波模块,与所述控制模块连接,用于在控制模块的控制下,执行所述滤波器单元内部数据的运算及采样率变换功能;输出选择模块,与控制模块和滤波模块相连,用于在控制模块的控制下,完成所述滤波模块的输出数据的选择功能。

[0006] 在一个示例性实施例中,所述输出选择模块为多个,每个输出选择模块完成不同方向上的输出数据的选择功能。

[0007] 在一个示例性实施例中,所述滤波模块包括:输入选择模块,用于完成所述滤波模块的输入数据的选择功能;插值模块,与所述输入选择模块相连,用于完成输入数据采样率的插值功能;缓存模块,与所述插值模块相连,用于完成数据的缓存功能;运算模块,与所述插值模块和所述缓存模块相连,用于完成数据滤波运算;截位模块,与所述运算模块相连,用于将所述运算模块输出的运算结果进行截位处理;抽取模块,与所述截位模块相连,用于完成截位后数据的抽取功能。

[0008] 在一个示例性实施例中,所述输入选择模块为多个,每个输入选择模块完成不同方向上的输入数据的选择功能。

[0009] 在一个示例性实施例中,所述控制模块还用于对所述输入选择模块的输入数据的选择功能进行配置。

[0010] 在一个示例性实施例中,所述控制模块还用于对所述插值模块和所述抽取模块的插值和抽取的倍数以及有效性进行配置,其中,所述插值模块和所述抽取模块在同一时刻

的有效性为互斥。

[0011] 在一个示例性实施例中,所述控制模块还用于对所述截位模块进行截位处理的位宽进行配置。

[0012] 根据本发明的另一个实施例,提供了一种滤波器阵列,包括:多个上述实施例中的所述滤波器单元,其中,所述多个滤波器单元通过级联连接。

[0013] 在一个示例性实施例中,多个滤波器单元组成MXN的互联矩阵,其中,M和N为正整数。

[0014] 在一个示例性实施例中,所述多个滤波器单元中的至少一个滤波器单元的阶数与其它滤波器单元不相同

[0015] 在本发明的上述实施例中,通过将滤波器单元互联组成滤波器矩阵,大大地提高了现有滤波器组的配置灵活性和可扩展性,从而可实现滤波器阶数的灵活配置,不再受限于算法设计,并且可以支持数据多路扩展。

附图说明

[0016] 图1是根据现有技术的滤波器组的实现示意图;

[0017] 图2是根据本发明实施例的滤波器单元模块结构示意图;

[0018] 图3是根据本发明实施例的滤波模块的结构示意图;

[0019] 图4是根据本发明实施例的滤波器阵列结构示意图;

[0020] 图5是根据本发明实施例的滤波器单元结构示意图;

[0021] 图6是根据本发明实施例的滤波模块结构示意图;

[0022] 图7是根据本发明实施例的滤波器单元互联实现流程图;

[0023] 图8是根据本发明实施例的滤波器矩阵结构示意图。

具体实施方式

[0024] 下文中将参考附图并结合实施例来详细说明本发明的实施例。

[0025] 需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。

[0026] 实施例1

[0027] 在本实施例中提供了一种滤波单元,该滤波单元用于滤波器。图2是根据本发明实施例的滤波器单元的模块结构图,如图2所示,该滤波单元包括控制模块10、滤波模块20和输出选择模块30。

[0028] 控制模块10,用于对滤波器单元的配置信息进行解析,并控制所述滤波器单元内部功能的选择及数据的流向。

[0029] 滤波模块20,与所述控制模块10连接,用于在控制模块10的控制下,执行滤波器单元内部数据的运算及采样率变换功能。

[0030] 输出选择模块30,与控制模块10和滤波模块20相连,用于在控制模块的控制下,完成所述滤波模块的输出数据的选择功能。

[0031] 在本实施例中,所述输出选择模块30可为多个,每个输出选择模块完成不同方向上的输出数据的选择功能。

[0032] 如图3所示,在本实施例中,所述滤波模块20可包括输入选择模块21、插值模块22、缓存模块23、运算模块24、截位模块25和抽取模块26。

[0033] 输入选择模块21用于完成所述滤波模块的输入数据的选择功能。

[0034] 插值模块22,与所述输入选择模块21相连,用于完成输入数据采样率的插值功能;

[0035] 缓存模块23,与所述插值模块22相连,用于完成数据的缓存功能;

[0036] 运算模块24,与所述插值模块22和所述缓存模块23相连,用于完成数据滤波运算;

[0037] 截位模块25,与所述运算模块24相连,用于将所述运算模块24输出的运算结果进行截位处理;

[0038] 抽取模块26,与所述截位模块25相连,用于完成截位后数据的抽取功能。

[0039] 在本实施例中,所述输入选择模块21可为多个,每个输入选择模块完成不同方向上的输入数据的选择功能。

[0040] 在本实施例中,所述控制模块10还可用于对所述输入选择模块21的输入数据的选择功能进行配置。

[0041] 在本实施例中,所述控制模块10还可用于对所述插值模块22和所述抽取模块26的插值和抽取的倍数以及有效性进行配置,其中,所述插值模块22和所述抽取模块26在同一时刻的有效性为互斥。

[0042] 在本实施例中,所述控制模块10还可用于对所述截位模块25进行截位处理的位宽进行配置。

[0043] 实施例2

[0044] 本发明实施例还提供了一种滤波器阵列,该滤波器阵列包括多个前文实施例中的滤波器单元,其中这些滤波器单元通过级联连接。

[0045] 在本实施例中,多个滤波器单元可组成 $M \times N$ 的互联矩阵,其中, M 和 N 为正整数。

[0046] 在本实施例中,所述多个滤波器单元中的至少一个滤波器单元的阶数与其它滤波器单元不相同

[0047] 为了便于对本发明实施例所提供的技术的方案的理解,下面将结合实际应用场景的实施例进行详细描述。

[0048] 实施例3

[0049] 本实施例提供了一种以标准数字滤波器单元互联组成的滤波器矩阵装置,可以通过标准数字滤波器单元的互联配置完成多个滤波器组的级联或者组合成一个或者多个高阶的滤波器,完成输入数据上采样或者下采样;完成任意高阶滤波器的实现;完成滤波器系数的在线配置。标准数字滤波器单元的设计不但大大减少了项目的设计周期,同时在项目设计完成后可以根据系统的需要进行重新配置来满足新的功能和性能需求。

[0050] 如图1中所示,模块301和模块311为现有系统中的延时处理单元,模块306和模块316为现有系统中的移频处理单元,模块307为现有系统中的合路处理单元,上述这些模块不是本发明实施例的替换对象。模块302、模块303、模块304、模块305、模块312、模块313、模块314和模块315为不同阶数、不同类型的滤波器处理单元,这些模块可以使用本实施例所提供的滤波器单元进行替换,以提升现有滤波器组在设计方案上的灵活性和扩展性。

[0051] 需要说明的是,在本实施例中模块的划分和功能与前文中的实施例不完全相同。如图4所示,本实施例的滤波器矩阵装置由多个相同的标准滤波器单元601互联组成。

[0052] 图5为根据本发明实施例的标准滤波器单元601的实现框图。如图5所示,标准滤波器单元可包括以下功能模块:

[0053] 模块505用于完成当前标准滤波器配置信息的解析,并滤波器单元601内部功能的选择及数据链路的流向。

[0054] 模块506、模块504、模块503和模块502用于完成4个方向上输出数据的选择功能,实现级联模块的数据交互,这四个输出数据的选择功能模块可以通过模块505独立配置。同时输出数据的选择功能可以扩展到任意多个,应对数据通路映射复杂的场景,只需要把模块506多复制几个即可。

[0055] 模块501完成滤波器内部数据的运算及采样率变换等功能,具体实现可参见图6。

[0056] 图6为根据本发明实施例的滤波器模块设计框图。如图6所示,该滤波器模块可包括以下功能模块:

[0057] 模块401完成输入数据选择功能;该功能可以通过模块505配置;

[0058] 模块402完成输入数据采样率的2倍插值功能;该功能可以通过模块505配置;

[0059] 模块403完成数据的缓存功能,用于模块407的运算;

[0060] 模块405完成模块404输入数据的缓存,模块404的输入可以来源于模块403或者模块601四个方向的输入数据;该功能可以通过模块505配置

[0061] 模块404完成数据的缓存功能,用于模块407的运算;

[0062] 模块406完成滤波器单元601四个方向输入级联结果的选择功能;该功能可以通过模块505配置

[0063] 模块407完成数据运算和模块406输出结果的累加,并且可以直接输出到模块601的4个方向;

[0064] 模块408完成模块407运算结果的截位处理,截位的位宽可通过模块505配置;

[0065] 模块409完成截位后数据的2倍抽取功能,该功能可以通过模块505配置,且该功能和模块402功能互斥,不能同时配置为有效。

[0066] 需要说明的是,上述各个模块是可以通过软件或硬件来实现的,对于后者,可以通过以下方式实现,但不限于此:上述模块均位于同一处理器中;或者,上述各个模块以任意组合的形式分别位于不同的处理器中。

[0067] 在本实施例中,滤波器矩阵装置可由标准的滤波器单元互联组成,实现方案简单,只需要按照预估的资源进行滤波器单元601的互联即可。

[0068] 下面对该滤波器矩阵装置的实现方法进行描述,如图7所示,该方法可包括如下步骤:

[0069] 步骤S701,了解使用本实施例所提供的滤波器单元阵列使用的最大场景

[0070] 步骤S702,根据最大使用场景估算需要使用本实施例的滤波器单元的数量,并按照并行处理的数据路数合理的进行滤波器单元的互联。

[0071] 步骤S703,把互联集成的滤波器单元矩阵集成到项目中;

[0072] 步骤S704,待算法仿真完后输出满足项目要求的算法结构;

[0073] 步骤S705,按照算法结构进行滤波器单元互联矩阵的配置来实现算法方案。

[0074] 通过以上的实施方式的描述,本领域的技术人员可以清楚地了解到根据上述实施例的方法可借助软件加必需的通用硬件平台的方式来实现。

[0075] 图8为根据本发明实施例组成的8x12互联矩阵结构示意图,如图8所示,在本实施例中可对现有系统中任意多个滤波器处理单元进行替代,而且可以对现有系统中的滤波器处理单元任意变换位置,或者对现有系统中的滤波器处理单元进行阶数的升级满足新的算法性能需求。

[0076] 在本发明所提供的上述实施例中,可以将所提供的标准滤波单元直接替换现有滤波器组的滤波处理单元,并且对现有实现滤波器组在灵活性和扩展性上进行极大的改进。可以实现滤波器阶数的灵活配置,不再受限于算法设计;可以实现多个滤波器模块的级联,且每个滤波器模块的阶数灵活可配置,可以实现上采样和下采样的灵活支持,可以支持数据多路扩展。

[0077] 显然,本领域的技术人员应该明白,上述的本发明的各模块或各步骤可以用通用的计算装置来实现,它们可以集中在单个的计算装置上,或者分布在多个计算装置所组成的网络上,它们可以用计算装置可执行的程序代码来实现,从而,可以将它们存储在存储装置中由计算装置来执行,并且在某些情况下,可以以不同于此处的顺序执行所示出或描述的步骤,或者将它们分别制作成各个集成电路模块,或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样,本发明不限制于任何特定的硬件和软件结合。

[0078] 以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。




图1




图2



图3




图4




图5

