

FPGA 小组 (The FPGA team)

sssnail 信区 circuit (堕落天使).

标题 『fpga 小组』资料 题.

发信站：紫金飞鸿 (sat dec 15, 22: 12: 48, 2007).

这个组的主要涉及到 fpga 技术， sopc 嵌入式系统设计两块，以技术研究为主，旨在为

echo 其他一些小组的理论研究提供一个硬件的实现手段，另外， 目前组内也有一些在研项

目.

~~~~~

| | 简介.

~~~~~

小组研究内容.

fpga 和 sopc 技术， 以及通信与信息系统中一些组件的 fpga 实现.

(技术研究以 fpga 设计为主， 由于目前兴起的 sopc 技术以 fpga 为载体， 所以也作为技术

研究内容之一)

小组工作内容.

- (1) 组员培养.
- (2) fpga 设计, 仿真, 调试.
- (3) 维护 ip 库 编写、测试 ip core.
- (4) 构建 sopc 系统的硬件部分, 完成或配合上层软件的调试.

* 欢迎各位对 fpga 有浓厚兴趣并有志于 fpga 开发的同学参与, 不分年级, 对技术基础没有

要求, 可以从入门开始.

~~~~~

### | | 小组规划.

~~~~~

小组研究横向可以分成以下几个方面.

- (1) fpga 及其 sopc 的技术学习和研究 altera
- (2) fpga 及其 sopc 的技术学习和研究 xilinx
- (3) 目前常用通信系统的链路层和物理层的研究和实现.
- (4) 信号处理中 dsp 算法的 fpga 实现.

小组研究纵向可以分成以下几个层次.

一、入门级.

- (1) 数字电路知识, hdl 语言学习
 - (1) 数字电路知识的学习或复习 (这个是 fpga 设计的基础, 不要忽视).
 - (2) hdl 语言的学习 (不强制, 但建议 verilog hdl).
- (2) fpga 开发流程和各级开发工具的学习.
 - (1) fpga 开发流程的学习.
 - (2) altera 和 xilinx 工具的安装和使用 (提供版本 quartus ii 9.1: 7.0 和 ise).
 - (3) 仿真工具 modelsim 的安装和使用 (提供版本: modelsim's pattern).
 - (4) 综合工具 synplify 的安装和使用 (提供版本: synplify.v8.8.0.4) (可选).
 - (5) 在线调试工具 altera ii 和 xilinx chipscope 的使用 tap signal.
- (3) fpga 设计规范的学习 提出这个主要是为了 echo 的 fpga 开发统一规范, 便于开源学习交流, 并且有计划以后编写一个 fpga 设计规范的书面文档).

- (1) a down 的分模块设计方法.
 - (2) a coding style.
 - (3) testbench 的编写 (不推荐激励采用波形图形化输入, 建议编写 testbench).
 - (4) 同步与异步设计的区别.
 - (4) 做一些简单的设计并在 fpga demo 板上实现 需要 demo 板和下载电缆, 没有的可以先做 simulate).
-
- (1) 1ed 跑马灯实验和八段 1ed 数显式可配置计数器设计.
 - (2) 交通灯实验 (熟悉状态机设计).
 - (3) 信号发生器 (sin, 三角, 方波等, 频率可调可数显) (8bit 128point outp ut (可使用 rom 查表输出).
-

二、中级.

- (1) 学会和习惯使用 ip core (阅读 ip datasheet, 对 ip 进行仿真, 并添加 ip 到自己的设计)

(1) fifo, ram, mult 等 ip 的使用

(2) 其余 ip 的使用, 自由发挥

2) FPGA advanced modeling design (refer to the online source code);

(1) UART, I2C, SPI and other communication interface design;

(2) design a simple 8 bit or 16 bit RISC CPU (CPU structure, instruction set design, pipeline design);

(3) design a point-to-point serial data communication system (speed E1, including channel coding (PHY) and link

Protocol (LNK) design, the upper layer can provide a simple Bus interface for CPU);

3) SOPC system design (optional, this part deals with embedded)

(1) the study of two mainstream soft processors and their bus architectures: Altera (Nios, II, Avalon), Xili

Nx (MicoBlaze, IBMCoreconnect);

(2) installation and use of Altrea, Nios, DES, and Xilinx EDK (providing version: Nios DES 7, ED

K 9.1);

(3) build a simple SOPC platform for yourself and run through memory test, RS232 test, and "Hello EC"

HO!"

(4) transplantation of OS (UcOS);

Three, senior

(there are three general directions, some of which are currently high and new technologies, and it is difficult to choose one direction according to individual interests

Welcome to join us.):

1) PHY (LNK) (low speed, high speed serial communication);

(1) low speed: E1/T1 data communication system (for industrial control, low speed, PCM32 multiplexing);

(2) high speed: GMAC, RapidIO, PCI-E;

2) wireless communication (channel coding, modulation);

(1) DVB - S channel codec and modulation and demodulation system (coding and modulation system have been implemented);

(2) some channel coding and modulation systems in 3G and 4G (some basic research and simulation);

- 3) DSP algorithm, FPGA implementation;
 - (1) use or design of IP, such as FFT, DCT, FIR and other commonly used DSP modules;
 - (2) the use of MATLAB, Altera, DSP, Bulid, and Xilinx DSP Generator;
 - (3) design a data acquisition and data analysis (spectral analysis) system (the current project is debugging, welcome to participate).

The 1. team plans more detailed schedules and schedules that will be discussed with the participants;

2. please contact me if you have any idea about the topic we have given in the plan.

~ ~ ~

In the existing materials and conditions.

~ ~ ~

1) all the development software mentioned above (upload FTP);

2) Altera/Xilinx part IP core;

2) Demo board: ECHO existing;

Network resources:

[Http://www.google.com](http://www.google.com)

[Http://www.opencores.org](http://www.opencores.org)

[Http://www.altera.com.cn](http://www.altera.com.cn)

[Http://www.xilinx.com.cn](http://www.xilinx.com.cn)

[Ftp://10.10.83.7/Ebook](ftp://10.10.83.7/Ebook)

Books:

"Verilog digital system design guide" northern Xia Yuwen.

"Altera FPGA/CPLD design (basic articles)", "Altera FPGA/CPLD design (advanced articles)", EDA pioneer

Make room

"Xilinx ISE 5/6/7/8/9.x FPGA/CPLD design guide" EDA pioneer studio

"Proficient in Verilog HDL:IC design, core technology, detailed examples", IC design expert. Jian Honglun

原创力文档
max.book118.com
预览与源文档一致 下载高清无水印

ETC.